للاستفسار كلمنا على رقم 01032850265
تسجيل الدخول
تسجيل طالب جديد
المواد الدراسية
الأول الثانوي
الثاني الثانوي
الثالث الثانوي
مذكرات PDF
حسابي
الرئيسية
الدورات
Logic Circuits
الدروس
Lec 12 ( Timing Parameters & Latch & State Diagram )
قائمة الدروس
تصفح الأسئلة والأجوبة
Logic Circuits
Lec 1 ( Basic Concepts of Logic Circuits )
01:21:42
Lec 2 ( Numbers Systems )
01:20:34
Lec 3 ( Range and Boolean Algebra )
56:39
Lec 4 Cam Voice ( Boolean Function & Logic Gates )
39:14
Lec 4 Mic ( Boolean Function & Logic Gates )
01:15:38
Lec 5 ( Cont. Functions & Optimization )
01:11:09
Lec 6 ( Multivariable K-map )
01:03:00
Lec 7 ( Implementing & 7-Segment Display )
01:12:44
Lec 8 ( Adder & Subtractor Circuit )
01:19:24
Lec 9 ( Decoders & Multiplexer )
01:19:09
Lec 10 ( Sequential Circuits )
01:10:40
Lec 11 ( Converting F/F & Counter )
01:13:14
Lec 12 ( Timing Parameters & Latch & State Diagram )
01:10:47
Lec 13 ( Cont. State Diagram )
57:01
Lec 14 ( Timing Parameters & Finite State Machine With Different F/F )
01:21:04
Lec 15 ( Sequence Detector )
01:18:16
Lec 16 ( PIPO & Shift Register & Counter & Memory )
53:11
Lec 17 ( Moore & Mealy & Counter & Simulation & Verilog )
01:30:53
تم تعطيل هذه الميزة من قبل المسؤول
انتقل إلى الصفحة الرئيسية للدورة التدريبية
Lec 12 ( Timing Parameters & Latch & State Diagram )
المواد الدراسية
الأول الثانوي
الثاني الثانوي
الثالث الثانوي
مذكرات PDF
حسابي
Open chat
1
هل تبحث عن المساعدة؟ تواصل معنا الآن
WhatsApp
مرحبًا .. هل يمكنني مساعدك ؟
تواصل معنا عبر الواتس اب لمساعدتك
